ADC a 18 bit più veloce del settore

Texas Instruments ha ampliato il suo portafoglio di convertitori di dati ad alta velocità con una nuova grande famiglia di convertitori analogico/digitali (ADC) SAR che consentono l’acquisizione di dati ad alta precisione nei progetti industriali.

Dotata della migliore gamma dinamica della categoria unita al consumo energetico più basso, la famiglia ADC3660 è composta da otto ADC SAR con risoluzione di 14, 16 e 18 bit e velocità di campionamento tra 10 e 125 MSPS e aiuta quindi i progettisti a migliorare la risoluzione del segnale, aumentare la durata della batteria e rafforzare la protezione del sistema.

L’aumento della precisione di acquisizione dati ad alta velocità risponde alle crescenti esigenze di controllo in tempo reale nei sistemi industriali.

In un circuito di controllo digitale ad alta velocità, l’ADC opera in un sistema complesso per rispondere ai rapidi cambiamenti di tensione o corrente e contribuire alla prevenzione di costosi danni a componenti fondamentali dei sistemi di gestione dell’alimentazione.

All’aumentare del numero di attività ad alta intensità di dati nei sistemi industriali, diventa più importante far sì che il sistema prenda decisioni rapide per prevenire guasti al sistema stesso, richiedendo quindi maggiore precisione a velocità più elevate.

Protezione dei sistemi industriali con tempi di risposta più brevi nei circuiti di controllo digitale

La famiglia ADC3660 offre una latenza fino all’80% inferiore rispetto ai dispositivi della concorrenza a velocità simili. Ad esempio, i progettisti di sistemi possono ottenere una latenza ADC di un singolo clock (8 ns) con l’ADC3664 a doppio canale, a 14 bit e 125 MSPS.

La latenza estremamente bassa della famiglia consente ai circuito di controllo digitali ad alta velocità nei sistemi industriali più svariati di monitorare e rispondere con maggiore accuratezza ai picchi di tensione e corrente, aumentando quindi la precisione degli strumenti in applicazioni come i sistemi di produzione di semiconduttori.

Prestazioni per il rumore eccellenti con minimo consumo energetico

Finora, gli ingegneri impegnati nella progettazione di sistemi industriali hanno dovuto scegliere tra prestazioni eccellenti in termini di rumore e basso consumo energetico: una decisione particolarmente difficile nel progettare dispositivi a batteria che richiedono un’acquisizione dati precisa.

La famiglia ADC3660 elimina questo compromesso. Ad esempio, l’ADC3683, l’ADC a 18 bit più veloce del settore con 65 MSPS, migliora le prestazioni di rumore nelle applicazioni a banda stretta, come le radio portatili per la difesa, offrendo un rapporto segnale/rumore (SNR) di 84,2 dB e una densità spettrale del rumore di -160 dBFS/Hz, mantenendo quindi un basso consumo energetico di 94 mW per canale.

Con un consumo totale di 36 mW, l’ADC3541 a 10 MSPS e 14 bit semplifica la gestione termica e aumenta la durata della batteria in applicazioni in cui l’alimentazione è un aspetto importante, come i ricevitori GPS o i dispositivi elettronici portatili.

Inoltre, l’ADC3660 a 65 MSPS e 16 bit offre un SNR di 82 dBFS, migliorando quindi la risoluzione dell’immagine nelle applicazioni sonar e consumando il 65% di energia in meno (71 mW per canale) rispetto al dispositivo concorrente equivalente.

Riduzione della complessità del progetto con funzionalità integrate ed elevate frequenze di campionamento

Le elevate velocità di campionamento e le funzionalità integrate della famiglia ADC3660 aiutano i progettisti a ridurre il numero di componenti nei sistemi. Ad esempio, l’ADC3683, con una velocità di campionamento quattro volte maggiore rispetto al più prossimo dispositivo concorrente a 18 bit e con una densità di canale doppia, rende possibile il sovracampionamento, una tecnica che allontana le armoniche dal segnale desiderato. In questo modo, i progettisti possono ridurre la complessità del filtro antialiasing e il numero di componenti del sistema fino al 75%.

Altre caratteristiche della famiglia che riducono la complessità del design includono opzioni di decimazione su chip che consentono ai progettisti di eliminare facilmente rumore e armoniche indesiderati dal sistema e di aumentare l’SNR e la gamma dinamica senza spurie fino a 15 dB.

Queste opzioni di decimazione, insieme all’interfaccia CMOS (complementary metal-oxide semiconductor), consentono ai progettisti di utilizzare questi ADC con processori basati su Arm o processori di segnali digitali anziché FPGA (field-programmable gate array), che possono aiutare a ridurre i costi di sistema.

Inoltre, un convertitore in discesa (downconverter) digitale integrato con un oscillatore a controllo numerico complesso riduce la quantità richiesta di risorse del processore.

Per informazioni clicca qui