Imperas Software ha annunciato che Mellanox Technologies ha selezionato la verifica hardware avanzata Imperas dei processori RISC-V.
RISC-V con un open ISA (Instruction Set Architecture) consente molte configurazioni e opzioni per l’implementazione del processore e funzionalità microarchitetturali, oltre all’estensione con istruzioni personalizzate. Le metodologie basate sulla simulazione sono alla base della verifica della progettazione hardware (Design Verification – DV) in tutto il settore dei semiconduttori per raggiungere il successo del prototipo al primo passaggio.
I modelli Imperas RISC-V sono forniti in formato source, che consente agli utenti di adattarsi ed estendere in modo indipendente configurazioni personalizzate.
Il modello può essere incapsulato in un ambiente UVM per un flusso SystemVerilog DV completo. Utilizzando il modello di riferimento RISC-V in una configurazione side-by-side con target RTL, è possibile eseguire analisi step-and-compare in modo interattivo o in test di regressione automatizzati per l’integrazione continua.
I piani di verifica tipici del processore includono test rigorosi dell’RTL rispetto a un modello di riferimento, utilizzando una gamma di input come la suite RISC-V International Association Compliance, e test random Instruction Stream Generator (ISG), come il progetto open source di Google noto come Google RISC-V DV-ISG.
Commenti
“Abbiamo selezionato gli strumenti di simulazione Imperas e i modelli RISC-V per il nostro flusso di verifica del progetto per la qualità dei modelli e la facilità d’uso dell’ambiente Imperas“, ha affermato Shlomit Weiss, Senior Vice President of Silicon Engineering di Mellanox Technologies. “Anche il modello di riferimento Imperas della specifica completa RISC-V, la capacità di aggiungere le nostre istruzioni personalizzate al modello e la loro esperienza con i flussi DV RTL del processore sono stati importanti per la nostra decisione“.
“Gli Open ISA come RISC-V devono promuovere la conformità collettivamente rispetto agli ISA consolidati, che sono controllati da singole aziende motivate a garantire che tutti i progetti spediti funzionino correttamente“, ha affermato Dan Mandell, Senior Analyst of IoT & Embedded Technology presso Ricerca VDC. “La RISC-V Compliance Suite, che ha lo scopo di affrontare questo ostacolo, si sta sviluppando con i contributi di organizzazioni come Imperas Software che forniscono nuovi strumenti e soluzioni per i modelli di riferimento di verifica e simulazione“.
